基于FPGA的32位RISC CPU设计

  • 打印
  • 收藏
收藏成功
微博 QQ空间 微信

摘要：文章基于FPGA设计并实现了一款32位RISC CPU。设计过程采用模块化方法，在Quartus Prime 18.1平台上，使用Verilog HDL语言对CPU的底层电路模块进行设计，并通过例化方式构建顶层电路。随后，利用Modelsim工具对设计好的顶层电路进行了功能仿真验证。仿真结果表明，所设计的32位RISC CPU能够正确执行10条核心指令，验证了其基本功能。（剩余7087字）

试读结束

目录
monitor
客服机器人