基于集成电路版图技术的芯片ESD保护结构设计

  • 打印
  • 收藏
收藏成功


打开文本图片集

关键词:ESD静电放电;芯片保护;集成电路;版图设计;Aether设计软件

0 前言

在当前的MOS集成电路领域,ESD(静电放电)已成为影响电路性能的关键因素。虽然静电放电对传统电子元件的影响微小且难以察觉,但对于高密度集成电路元件而言,静电电场和放电电流可能导致元件失效,或产生隐蔽的“软击穿”现象。(剩余6331字)

目录
monitor
客服机器人