一种带Cache加速的HyperRAM控制器设计与验证

打开文本图片集

摘  要： 针对目前可穿戴设备上对存储设备性能要求高、体积小、功耗低等问题，在FPGA上实现了一款可拓展的高性能HyperRAM控制器，并引入Cache缓存加速设计，以提高对频繁访问数据的命中率和优化存储器访问模式，实现更高速的数据传输和优化的系统性能。运用UVM验证方法学和FPGA进行验证，结果表明，带有Cache缓存的HyperRAM控制器相较于普通HyperRAM，在读写连续地址时性能提高61%，并具有较好的可靠性与有效性，可为嵌入式系统提供高效、灵活的存储器解决方案。（剩余7430字）