基于FPGA的万兆以太网UDP_IP硬件协议栈设计与实现

  • 打印
  • 收藏
收藏成功
微博 QQ空间 微信


打开文本图片集

摘要：针对传统基于软件的协议栈无法满足高速数据传输处理需求的问题，提出了一种基于硬件加速的UDP协议栈设计方案，该方案基于硬件高效并行的特点，实现了UDP/IP协议栈，满足了万兆以太网数据高带宽传输的需求。通过实际测试表明，该设计最高可以达到9.32 Gbps传输速率，满足10 Gbps带宽下线速处理的需求，与传统软件实现相比，处理能力更接近理论极限。（剩余9135字）

试读结束

目录
monitor
客服机器人