改进的共享布尔逻辑进位选择加法器设计

  • 打印
  • 收藏
收藏成功


打开文本图片集

收稿日期:2023-10-12

DOI:10.19850/j.cnki.2096-4706.2024.04.013

摘  要:在当今高度数字化和计算密集型的环境下,设计出高速和低功耗的加法器,例如进位选择加法器(Carry Select Adder, CSLA)是至关重要的。基于此提出一种改进共享布尔逻辑进位选择加法器。(剩余8415字)

目录
monitor