注册帐号丨忘记密码?
1.点击网站首页右上角的“充值”按钮可以为您的帐号充值
2.可选择不同档位的充值金额,充值后按篇按本计费
3.充值成功后即可购买网站上的任意文章或杂志的电子版
4.购买后文章、杂志可在个人中心的订阅/零买找到
5.登陆后可阅读免费专区的精彩内容
打开文本图片集
摘 要:Verilog HDL作为描述数字电路的通用语言,在大规模设计中一般采用层次化和结构化的设计方法。为了在获得较优的电路面积结果的同时提高综合后输出网表的可读性,使用Python和正则表达式对Verilog代码进行层次化展平处理,用模块内的设计代码替换实例化语句。打平层次结构后,设计代码变为没有层次的、不带参数、不带可选择配置的扁平链式结构,提高了代码的可维护性。(剩余6700字)
登录龙源期刊网
购买文章
集成电路设计与EDA技术课程专业能力培养实践
文章价格:5.00元
当前余额:100.00
阅读
您目前是文章会员,阅读数共:0篇
剩余阅读数:0篇
阅读有效期:0001-1-1 0:00:00