8位高速低功耗流水线型ADC优化设计研究
打开文本图片集
摘 要：采用每级为1.5位精度的7级流水线结构，即7级子ADC设计一个8位80 MS/s的低功耗模数转换电路。通过设计精简且高效的数字校准和输出寄存模块，消除ADC实现过程中各种因素的影响，提高ADC的精度和信噪比。采用0.18 μm CMOS工艺完成加工后，测得该ADC在输入信号为36.25 MHz，采样速率为80 MHz下的信噪比（SNR）为49.6 dB，有效位数（ENOB）接近8位，典型的功耗电流只有18 mA，整个ADC的芯片面积为0.5 mm2。（剩余5334字）
网站仅支持在线阅读（不支持PDF下载），如需保存文章，可以选择【打印】保存。