一种低开销的三节点翻转容忍锁存器设计

  • 打印
  • 收藏
收藏成功
微博 QQ空间 微信


打开文本图片集

摘 要：【目的】随着半导体技术的发展，集成电路特征尺寸不断缩小，导致其对软错误更加敏感，因此需要对集成电路存储单元进行加固。【方法】使用Hspice进行实验与仿真，基于PTM32nm CMOS工艺，提出了一种低开销的三节点翻转容忍锁存器结构。【结果】该锁存器包含2个单节点自恢复模块、1个二级错误拦截模块、3个传输门。（剩余7225字）

试读结束

目录
monitor