一种节省硬件资源的DFT实现算法研究
打开文本图片集
摘要：工程项目中DFT算法实现需使用大量FPGA资源。文章设计一种非2n点数的DFT算法，通过算法流程的改进、旋转因子的周期性，该算法可大量减少DFT的运算量，并在FPGA芯片上予以实现。实验仿真表明该算法优化了硬件资源，减少了存储资源和DSP资源。文章算法解决了工程DFT应用使用资源多的问题。
关键词：DFT；资源；FPGA
中图分类号：中图分类号 文献标志码：A文献标志码
0 引言
FPGA处理DFT运算，FPGA有内置高速乘法和加法器，高速性能好，处理速度快。（剩余3875字）