低抖动锁相环建模设计

  • 打印
  • 收藏
收藏成功
微博 QQ空间 微信


打开文本图片集

摘 要：【目的】深入研究锁相环（PLL）理论与设计，重点探讨其在现代集成电路系统中发挥的作用，设计出一种低抖动电荷泵锁相环（CPPLL）。【方法】在鉴频鉴相器设计过程中，从鉴频鉴相器、电荷泵、压控振荡器（VCO）、低通滤波器（LPF）、分频器等方面出发，进行详细分析和建模。通过增加复位信号通路上的延迟来减小鉴相死区，从而降低压控振荡器的电压纹波。（剩余5663字）

试读结束

目录
monitor
客服机器人