栅氧化层介质材料对MOSFET漏电性能的影响研究

摘要：现代纳米级工艺中，漏电已经成为制约芯片性能和功耗的主要因素之一，栅氧化层介质材料的不断革新为降低漏电影响提供了新思路。采用Silvaco TCAD工具（一种半导体工艺模拟与器件模拟工具），构建了90 nm N型金属氧化物半导体（N-metal-oxide-semiconductor，NMOS）器件模型，通过研究二氧化硅（SiO2）、氮氧化硅（SiON）与二氧化铪（HfO2）3种栅氧化层介质材料的电学特性差异，分析3种材料对器件阈值电压、亚阈值摆幅（subthreshold swing，SS）和漏致势垒降低（drain-induced barrier lowering，DIBL）效应的影响机制。（剩余6471字）