高速SERDES接口的关键电路设计研究

  • 打印
  • 收藏
收藏成功
微博 QQ空间 微信

【摘 要】文章针对56 Gbps至112 Gbps高速SERDES接口在时钟恢复精度与信号完整性方面的关键问题，重点研究接收链路中自适应均衡、双环路时钟数据恢复（Clock and Data Recovery，CDR）及多相位时钟选择等核心电路。通过设计混合均衡结构以补偿信道损耗，采用双环路CDR协同多相位选择策略提升时钟抖动抑制能力，实现了亚单位间隔级时序控制。（剩余5624字）

试读结束

目录
monitor
客服机器人